[PDF电子书] Verilog HDL设计与实战 pdf计算机图书下载

《VerilogHDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModeISim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。最后，在NiosII的讲解中，介绍基于Qsys的最小NiosII系统的搭建，基于Qsys的NiosⅡ自带的lP模块的使用，包括PIO模块、UART模块、定时器模块和SPI模块的应用，以及基于Qsys的自定义外设与自定义指令的应用实例。
《VerilogHDL设计与实战》力求提供一种快速入门的方法，适用于电子相关专业的大学生，以及FPGA的初学者和对FPGA有兴趣的电子工程师。

第一部分ModeISim与QuartusⅡ的基本操作
第1章ModeISim仿真工具与QuartusⅡ开发工具的基本操作
1.1ModelSim仿真操作
1.1.1新建ModelSim工程及源代码
1.1.2ModelSim工程及代码编译
1.1.3ModeISim工程的仿真运行
1.2QuartusⅡ开发工具的基本操作
1.2.1QuartusⅡ工程的新建
1.2.2QuartusⅡ源代码设计
1.2.3QuartusⅡ工程的编译与综合
1.2.4QuartusⅡ工程的功能仿真
1.2.5QuartusⅡ工程的时序仿真
1.2.6QuartusⅡ工程的FPGA引脚分配
1.2.7QuartusⅡ工程的三种下载配置方式
1.3QuartusⅡ与ModelSim联合开发的基本操作
1.3.1QuartusⅡ代码设计与工程编译
1.3.2QuartusⅡ调用ModelSim仿真
1.4QuartusⅡ自带逻辑分析仪的基本操作
1.4.1新建SignalTapⅡLogicAnalyzer逻辑分析仪文件
1.4.2SignaITap工具的基本操作
1.5本章知识点总结

第二部分VerilogHDL的语法介绍
第2章Ver.logHDL的简要介绍
2.1什么是VerilogHDL
2.2VerilogHDL的发展历史
2.3VerilogHDL的主要功能
2.4VerilogHDL与VHDL的异同比较
2.4.1VerilogHDL与VHDL的相同点
2.4.2VerilogHDL与VHDL的不同点
2.4.3如何对待VerilogHDL与VHDL
2.5VerilogHDL代码的词法标记
2.5.1VerilogHDL的标识符
2.5.2VerilogHDL的空白符
2.5.3VerilogHDL的注释
2.5.4VerilogHDL的值集
2.5.5VerilogHDL的数
2.5.6VerilogHDL的字符串
2.5.7VerilogHDL的文本宏
2.5.8VerilogHDL的系统函数
2.5.9VerilogHDL的关键字
2.6VerilogHDL代码的基本结构
2.7本章知识点总结
第3章VerilogHDL的数据对象
3.1线网型数据对象
3.1.1线网型数据对象的种类
3.1.2线网型数据对象的定义
3.1.3线网型数据对象的多驱动源操作
3.1.4线网型数据对象的使用
3.1.5线网型数据对象的向量与标量
3.2寄存器型数据对象
3.2.1寄存器型数据对象的定义
3.2.2寄存器型数据对象的使用
3.2.3寄存器型数据对象的向量与标量
3.3存储器型数据对象
3.3.1存储器型数据对象的定义
3.3.2存储器型数据对象的使用
3.4整型数据对象
3.5时间型数据对象
3.6实型数据对象
3.7参数型数据对象
3.8字符串型数据对象
3.9本章知识点总结
4.1VerilogHDL操作数
4.2VerilogHDL操作符的意义与使用
4.2.1赋值操作符
4.2.2算术操作符
4.2.3逻辑操作符
……
第三部分FPGA实例设计
第四部分基于Qsys的NiosⅡ实例设计
参考文献